具有 SERDES 的最低功耗 FPGA

• 低功耗工藝

• 相比競爭產(chǎn)品，靜態(tài)功耗降低達(dá) 80%，總功耗降低 50%

• 在 3.2 Gbps 時(shí)每個 SERDES 通道的功率不到 110mW

經(jīng)過優(yōu)化的 FPGA 架構(gòu)

• 4 輸入查詢表 (LUT) 結(jié)構(gòu)

• 從 17 K 到 149 K LUT 的邏輯密度

• 高達(dá) 6.8Mbits 的嵌入塊 RAM (EBR)

• 每個設(shè)備 2 個 Dll、2 至 10 PLL

具有 ALU，可級聯(lián) sysDSP?

• 乘、累加、加和減

• 高性能加法器樹和 MMAC 功能

• 54 位可級聯(lián)算術(shù)邏輯單元

• 24 至 320 倍增器 (18 x 18)

寬范圍封裝和用戶 I/O 選擇

• 高達(dá) 586 個用戶 I/O 引腳

• 低成本引線鍵合 fpBGA 封裝

• 無鉛/符合 RoHS 規(guī)范

高速度嵌入式 SERDES

• 高達(dá) 16 個通道，3.2Gbps 時(shí)

• 150Mbps 到 3.2Gbps 的數(shù)據(jù)速率

• 符合 IEEE802.3-2002 XAUI 抖動標(biāo)準(zhǔn)

• 混合協(xié)議和混合速率支持

• 支持 PCI Express、以太網(wǎng)（GbE、XAUI 和 SGMII)、SMPTE、快速串行 I/O、CPRI 和 OBSAI

靈活的 sysIO? 緩沖器

• LVCMOS 33/25/18/15/12 & LVTTL

• PCI 和差分 HSTL、SSTL

• SSTL 33/25/18/15 I、II 和 HSTL15 I 從及 HSTL18 I、II

• LVDS、Bus-LVDS、LVPECL、RSDS、MLVDS

• 800 Mbps DDR3、1 Gbps LVDS

高級配置選擇

• 用于 SPI 閃存的并行猝發(fā)模式

• 支持雙啟動映像

• 片載 128 位 AES 解密

• 采用 TransFR? 技術(shù)的實(shí)時(shí)更新