購(gòu)物車
上傳BOM
DE0-Nano開發(fā)板
Terasic用于Cyclone?IV的DE0-Nano開發(fā)和教育板（DE0-Nano Development Board）
發(fā)布時(shí)間：2018-06-14
Terasic的 DE0-Nano電路板提供了一個(gè)緊湊型FPGA開發(fā)平臺(tái)，適用于機(jī)器人和“便攜式”項(xiàng)目等電路設(shè)計(jì)原型。該電路板旨在用于最簡(jiǎn)單的實(shí)現(xiàn)，針對(duì)Cyclone IV器件，最高可達(dá)22,320 LE。
DE0-Nano具有一系列接口，包括兩個(gè)外部GPIO接頭，可擴(kuò)展DE0-Nano板以外的設(shè)計(jì)，板載存儲(chǔ)器件，包括用于更大數(shù)據(jù)存儲(chǔ)和幀緩沖的SDRAM和EEPROM，以及帶LED和LED的通用用戶外設(shè)按按鈕。
DE0-Nano板的優(yōu)點(diǎn)包括其尺寸和重量，以及無需攜帶多余硬件即可重新配置的能力，使其與其他通用開發(fā)板區(qū)別開來。此外，對(duì)于便攜式電源至關(guān)重要的移動(dòng)設(shè)計(jì)，DE0-Nano為設(shè)計(jì)人員提供了三種電源方案選項(xiàng)，包括USB mini-AB端口，2針外部電源接頭和兩個(gè)DC 5 V引腳。
推薦設(shè)備：旋風(fēng)? IV FPGA EP4CE22F17C6N
22,320個(gè)邏輯單元（LE）
594嵌入式存儲(chǔ)器（K位）
66個(gè)嵌入式18 x 18乘法器
4個(gè)通用PLL
153個(gè)最大FPGA I / O引腳
DE0-Nano開發(fā)板特性
板載USB-Blaster電路，用于編程
FPGA串行配置器件（EPCS）
兩個(gè)40引腳接頭（GPIO）提供72個(gè)I / O引腳
兩個(gè)5 V電源引腳，兩個(gè)3.3 V電源引腳和四個(gè)接地引腳
一個(gè)26引腳接頭提供16個(gè)數(shù)字I / O引腳和8個(gè)模擬輸入引腳，用于連接模擬傳感器等
32 MB SDRAM
2KbI2CEEPROM
8個(gè)綠色LED
2個(gè)去抖按鈕
4位DIP開關(guān)
ADI ADXL345,3軸加速度計(jì)，高分辨率（13位）
A / D轉(zhuǎn)換器，NS ADC128S022,8通道，12位A / D轉(zhuǎn)換器
板載50 MHz時(shí)鐘振蕩器
工商網(wǎng)監(jiān)