優(yōu)勢和特點

  10/12/14位雙通道發(fā)射數(shù)模轉(zhuǎn)換器(DAC)

  更新速率：125 MSPS

  出色的SFDR（至奈奎斯特頻率）：75 dBc（5 MHz輸出）

  出色的增益與失調(diào)匹配：0.1%

  完全獨立或單電阻增益控制

  雙端口或交錯式輸入數(shù)據(jù)

  1.2 V片內(nèi)基準電壓源

  5 V或3.3 V電源供電

  功耗：380 mW (5 V)

  省電模式：50 mW (5 V)

  48引腳LQFP封裝

產(chǎn)品詳情

AD9763/AD9765/AD9767分別是雙端口、高速、雙通道、10/12/14位CMOS DAC，每款器件均集成兩個高品質(zhì)TxDAC+?內(nèi)核、一個基準電壓源和數(shù)字接口電路，采用48引腳小型LQFP封裝。這些器件提供出色的交流和直流性能，同時支持最高125 MSPS的更新速率。

AD9763/AD9765/AD9767針對通信應用中的I數(shù)據(jù)與Q數(shù)據(jù)處理進行了優(yōu)化。數(shù)字接口含有兩個雙緩沖鎖存器以及控制邏輯。獨立的寫輸入允許數(shù)據(jù)彼此獨立地寫入兩個DAC端口。獨立的時鐘可控制各DAC的更新速率。

利用模式控制引腳，AD9763/AD9765/AD9767可以與兩個單獨的數(shù)據(jù)端口接口，或與單個交錯式高速數(shù)據(jù)端口接口。在交錯模式下，輸入數(shù)據(jù)流被解復用為原始I數(shù)據(jù)與Q數(shù)據(jù)，然后鎖存。隨后，I數(shù)據(jù)與Q數(shù)據(jù)由兩個DAC轉(zhuǎn)換，并以一半輸入數(shù)據(jù)速率更新。

GAINCTRL引腳允許以兩種模式設(shè)置兩個DAC的滿量程電流(IOUTFS)?？梢杂脙蓚€外部電阻獨立設(shè)置各DAC的IOUTFS，也可以用一個外部電阻設(shè)置兩個DAC的IOUTFS。關(guān)于此特性的重要日期碼信息，請參閱增益控制模式部分。

這些DAC采用分段電流源架構(gòu)，并結(jié)合專有開關(guān)技術(shù)，可減小突波能量，并使動態(tài)精度達到最大。每個DAC均提供差分電流輸出，從而支持單端或差分應用。AD9763、AD9765或AD9767的兩個DAC可以同時更新，并可以提供20 mA的標稱滿量程電流。各DAC之間的滿量程電流匹配精度可達到0.1%以內(nèi)。

AD9763/AD9765/AD9767采用先進的低成本CMOS工藝制造，采用3.3 V至5 V單電源供電，功耗為380 mW。

產(chǎn)品聚焦

  AD9763/AD9765/AD9767均為引腳兼容的雙通道、8/10/12/14位分辨率TxDAC系列產(chǎn)品。

  雙通道、10/12/14位、125 MSPS DAC。每個器件均有一對高性能DAC，針對低失真特性進行了優(yōu)化，可靈活傳輸I與Q信息。

  匹配。增益匹配典型值為滿量程的0.1%，失調(diào)誤差優(yōu)于0.02%。

  低功耗。完整的CMOS雙DAC功能，采用3.3 V至5 V單電源供電，功耗為380 mW?？梢越档虳AC滿量程電流，從而以更低功耗工作，而且在低功耗空閑期間可以進入睡眠模式。

  片內(nèi)基準電壓源。AD9763/AD9765/AD9767均內(nèi)置1.20 V溫度補償帶隙基準電壓源。

  雙路10/12/14位輸入。AD9763/AD9765/AD9767均具有一個靈活的雙端口接口，允許以雙路方式或交錯方式輸入數(shù)據(jù)。

應用

  通信

  基站

  數(shù)字合成

  正交調(diào)制

  三維超聲